请问PCIe 选项 Peer Memory Write Enable

[复制链接]
a005182 发表于 2018-11-29 09:40:07 | 显示全部楼层 |阅读模式
最近遇到一问题, 发现打开Peer Memory Write Enable选项后 就能正常运作

所遇到问题:
于UEFI shell 底下 使用 intel LAN tool celo64测试Loopback  
[Peer Memory Write Enable --> Disable]
PCIe root port x2  ---> PCIe to PCIe bridge  --->  I210 LAN  *8  (FAIL)
PCIe root port x1 ----> I210 LAN(PASS)

[Peer Memory Write Enable --> Enable]
PCIe root port x2  ---> PCIe to PCIe bridge  --->  I210 LAN  *8  (PASS)
PCIe root port x1 ----> I210 LAN(PASS)

Platform : KabyLake



透过Code 去追朔 发现是在PCIe configuration offset 0xD0的位置去填写
code中注解如下, 但本人才疏学浅 看不懂意思,

///
  /// If only 128B max payload is supported set CCFG.UNRS to 0.
  ///
  /// If peer writes are supported set max payload size supported to 128B, clear CCFG.UPMWPD
  /// and program all the PCH Root Ports such that upstream posted writes and upstream non-posted requests
  /// are split at 128B boundary by setting CCFG fields: UPSD to 0, CCFG.UPRS to 000b and UNSD to 0, UNRS to 000b
  ///




在intel PCH spec 上 找不到此位置, 直接跳至0xD4

所以想请问各位老司机, 这选项的作用是什么?





上一篇:2018年11月29日签到记录贴
下一篇:2018年11月30日签到记录贴

本版积分规则

QQ|Archiver|手机版|小黑屋|RD之家 - 研发工程师的伊甸园 ( 京ICP备18037383号 )
360导航 360安全浏览器 蚂蚁搜索 速搜全球 酷帝网站目录 搜狗导航 114啦网址导航

GMT+8, 2018-12-13 06:04

Powered by Discuz! X3.4

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表